Diese Arbeit befaßt sich mit der Aufgabe, den Energie- und Flächenverbrauch von Verbindungsstrukturen auf

einem Chip für Standardzellen-Prozesse auf einer hohen Abstraktionsebene abzuschätzen. Es werden analytische

Untersuchungen bezüglich der Verbindungsstrukturen Bus, Crossbar-Switch und Multiplexer vorgestellt und mit

den Ergebnissen einer Simulation für eine 0,6 μm CMOS Technologie verglichen. Bezüglich der Abschätzung

des Energieverbrauchs ergab sich ein mittlerer Fehler von etwa 10%.